NPB-TC-008 · STABLE

「2nm半導体」は、全部が2nmの大きさ?

見出しの落とし穴ノード名を、トランジスタの特定部分を実測した単一寸法だと考える。
「2nm半導体」は、全部が2nmの大きさ?で混同しやすい二つの範囲を分けて表した図
見出しの言葉と、実際に確認すべき範囲を分けて読むための図です。
30秒で持ち帰る

現在のプロセスノード名は技術世代を示す名称で、チップ上の全構造がそのナノメートル寸法という意味ではありません。

共有前に足す一行半導体ノードは「○nm世代」と添え、特定部位がその寸法だと断定しない。比較するなら密度・性能・電力の軸を明記する。
一文定義
半導体のプロセスノードは、製造技術の世代や設計ルールのまとまりを示す呼称です。
混同しない
世代を表す商用名称/ゲート長など個別の物理寸法
確認日
2026/8/12

BOUNDARY TABLE

見出しと実際の範囲を分ける

このカードで意味するもの半導体のプロセスノードは、製造技術の世代や設計ルールのまとまりを示す呼称です。
同じものとして扱わない世代を表す商用名称/ゲート長など個別の物理寸法
共有する前に確認
  • 製造会社とプロセス名
  • 密度・性能・電力の比較条件
  • 量産時期と歩留まり
3分で境界を理解する

定義、例、取り違えやすい理由、次のニュースで見る項目を順に確認します。

ノード名の数字は、単純な部品寸法の物差しではありません。ミハルは世代名として戻し、比較する性能軸を一つ選びます。

先に答え:2nmは全構造の実寸ではない

過去にはノード名と代表寸法の関係が比較的近い時期もありましたが、現在は技術世代のラベルとしての性格が強く、2nmという名前から定規で測る一箇所を決められません。

ハコは「2nm」を寸法欄ではなく工程名の欄へ入れます。名称は製造技術の世代を識別する入口であり、トランジスタや配線の全箇所が2nmという設計図ではありません。

数字や制度の境界

同じ世代でもロジック密度、配線、SRAM、アナログ回路で縮小率が違います。FinFETやゲート・オール・アラウンドなど構造も性能と電力に影響します。

架空の比較でロジック回路が高密度になっても、SRAMやアナログ部分が同じ割合で縮むとは限りません。チップ面積も回路構成やキャッシュ量が変われば、ノード名の比から計算できません。

見出しで起きる取り違え

製造会社ごとに命名規則が異なり、A社3nmとB社3nmが同じ密度や特性とは限りません。「旧世代の半分の大きさ」という面積計算も不適切です。

量産開始という発表も、設計キット提供、試作、リスク生産、大量生産、製品発売のどの段階かを分けます。供給制約を読むときは「半導体の輸出規制」という制度軸とも混ぜません。

密度・性能・電力を同条件で比べる

比較には製造会社、対象ライブラリ、密度、性能、消費電力、歩留まり、量産時期が必要です。ノードは入口の名前として使います。

性能と電力の改善値は、同じ設計・周波数・電圧のどれを固定した比較かを確認します。最終製品の速度はソフトウェアやメモリも含み、「AIのパラメータ数」同様、一つの規模名で順位を決めません。

次の新ノード発表で見る五行

  1. どの製造会社の何という工程か
  2. 何の寸法ではなく何世代の名称か
  3. 密度・性能・電力の比較条件
  4. 対象回路とチップ設計
  5. 試作・量産・製品発売のどの段階か

覚え方: nmは定規の目盛りではなく、世代の名札。

ミハルの共有前メモ

人へ渡すなら、この一行を足す

半導体ノードは「○nm世代」と添え、特定部位がその寸法だと断定しない。比較するなら密度・性能・電力の軸を明記する。

SOURCE & REVIEW DATE

原典と確認日を確かめる

このカードは2026/8/12に確認しました。次回は2027/2/12を目安に見直します。

International Roadmap for Devices and SystemsIEEE · 2026/8/12確認

よくある確認

2nmチップは全ての部分が2nmですか?

いいえ。現在のノード名は技術世代の名称で、ゲートや配線など全構造の共通実寸ではありません。

A社とB社の3nmは同じですか?

同じとは限りません。命名規則、密度、回路構造、性能、電力、設計条件をそろえて比較します。

新ノードなら必ず製品が速くなりますか?

設計、動作条件、メモリ、冷却、歩留まりも影響するため、ノード名だけでは決まりません。

次にひらく前提

半導体の輸出規制は、すべてのチップの禁輸?

「クラウド障害」は世界中で止まった?